英特尔Quartus Prime 软件 v231上线诸多新功能和知识产权将更好满足开发人员需要

　　的系统设计工作较以往更轻松。目前，该版本支持英特尔 Agilex FPGA 和 SoC M 系列。

　　一个系统级设计示例，展示了 MACsec 和配套的加解密 IP 在 25G/100G 全双工实现中的应用

　　一个 Object Constraints Viewer（对象约束查看器），支持根据源文件对某项任务或约束条件进行交叉探查

　　一个 Object Set Console（对象集控制台），支持按照列表、层次结构或类型更轻松地实现对象可视化

　　一个 Sweep Hints Viewer（清除线索查看器），可显示合成过程中某些对象被清除的原因

　　面向寄存器传输级 (RTL) 设计的 Synopsys Design Constraints (SDC) 功能支持将时序约束附于 RTL 名称上而非合成后的网表 (Netlist) 名称上。该功能可加快对设计进行约束的进程，因为设计人员可以使用设计中分配给各节点的名称，而不必在合成后赋予节点新名称。 合成后静态时序分析功能有助于在未进行完整编译的情况下估算设计的最终用时，从而将完成这项任务的时间从数小时降至几分钟。该功能有助于在设计周期内更早地发现将会影响时序收敛的问题。 英特尔 Quartus Prime 软件其他功能特性包括：

　　面向内存和 FIFO 功能的可参数化宏，这些宏可在改变外部内存接口或 FIFO IP 配置时提高编译速度。

　　增强了定点DSP寄存器的打包总结报告和打包细节报告，现在它们还包含了寄存器名称、寄存器使用情况（全部寄存、部分寄存或未寄存）以及防止寄存器打包的原因等其他信息。

　　一个新的Exploration Dashboard（发现与探索仪表板），它会汇总和比较来自多个项目的编译结果，便于决定最好的实现方案。

　　下一代高度集成的大容量FPGA，这将推动云计算、数据中心、物联网及其连网等领域的创新。内置在最新版

　　已有6年，他与Russ Beutler讨论了自加入该计划以来他所看到的好处。

　　英特尔Quartus Prime 软件 v23.1上线，诸多新功能和知识产权将更好满足开发人员需要

　　英特尔Agilex 7 FPGA，助力创建高速、低时延、安全的数据中心和网络基础设施

　　当运放出现输入电流，不亚于失调电压#跟着UP主一起创作吧 #硬件设计遇到过哪些坑？